时序收敛
时序收敛（英語：）是现场可编程逻辑门阵列、特殊應用積體電路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。为了完成上述过程，工程师常常需要在电子设计自动化工具辅助下工作。“时序收敛”一词有时也用于表达这些要求最终被满足的状态。
外部链接
- PhysicalTimingClosure.Com. This article is derived from the document Timing closure by Alessandro Uber.
相关条目
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.