DDR2 SDRAM
第二代双倍数据率同步動態隨機存取記憶體（英語：，一般稱為DDR2 SDRAM），是一種電腦記憶體規格。它屬於SDRAM家族的記憶體產品，提供了相較於DDR SDRAM更高的運行效能與更低的電壓，是DDR SDRAM（双倍数据率同步動態隨機存取記憶體）的後繼者。
 | |
| 研發商 | Samsung JEDEC |
|---|---|
| 类型 | SDRAM |
| 发布日期 | 2003年 |
| 前代機種 | DDR SDRAM |
| 後繼機種 | DDR3 SDRAM |
| 類型 |
|---|
| RAM |
| 发展中 |
|
| 历史上 |
| ROM |
| NVRAM |
| 早期 |
| 磁式 |
| 光學式 |
| 发展中 |
| 历史上 |
JEDEC为DDR存储器设立了速度规，并分为了以下两个部分：按内存芯片分类和按内存模块分类。
概述
像所有的SDRAM实现方法一样，DDR2 SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。像之前的DDR，DDR2 I/O 缓冲器在时钟信号的上升沿和下降沿都传输数据（一种叫做"double pumping"的技术）。DDR和DDR2的关键区别是：DDR2内存单元的核心频率是等效频率的1/4（而不是1/2）。这需要一个4-bit-deep的预取队列，在并不用改变内存单元本身的情况下，DDR2能有效地达到DDR数据传输速度的两倍。
DDR2的等效频率由于电气接口的改进（包括on-die termination, prefetch buffers 和 off-chip drivers）而大增。然而，CAS等待时间却增长了。DDR2预读取是4位，而DDR预读取是2位，DDR3预读取是8位。DDR SDRAM一般是2到3个总线周期的读取等待时间，而DDR2一般是4到6个总线周期的读取等待时间。
另外增加的带宽导致的成本是芯片封装更昂贵且更困难，因为BGA封装相比于先前采用TSSOP封装技术生产的DDR SDRAM和SDR SDRAM更昂贵且更困难。这种封装的改变需要更高的总线速度以维持信号的完整。
节能得以实现主要是由于生产过程中的模具收缩导致工作电压的下降（从DDR的2.5V到DDR2的1.8V）。更低的内存时钟频率也能使应用程序不需要最高的可用数据传输率而得以降低功耗。
根据JEDEC[1]建议的最高电压是1.9V，并且建议对于要求内存稳定使用的环境绝不能超过此值（例如服务器或其他任务关键设备）。此外，JEDEC规定内存模块必须在受到永久损害前承受2.3V的电压（虽然它们可能正常工作时并不在此电压水平）。
规范标准
芯片和模块
| 標準名稱 | I/O 匯流排時脈 (MHz) |
週期 (ns) |
記憶體時脈 (MHz) |
數據速率 (MT/s) |
傳輸方式 | 模組名稱 | 極限傳輸率 (GB/s) |
位元寬 (位元) |
| DDR2-400 | 200 | 10 | 100 | 400 | 並列傳輸 | PC2-3200 | 3.2 | 64 |
| DDR2-533 | 266 | 7.5 | 133 | 533 | 並列傳輸 | PC2-4200 PC2-4300 | 4.3 | 64 |
| DDR2-667 | 333 | 6 | 166 | 667 | 並列傳輸 | PC2-5300 PC2-5400 | 5.3 | 64 |
| DDR2-800 | 400 | 5 | 200 | 800 | 並列傳輸 | PC2-6400 | 6.4 | 64 |
| DDR2-1066 | 533 | 3.75 | 266 | 1066 | 並列傳輸 | PC2-8500 PC2-8600 | 8.5 | 64 |
現時有售的DDR2-SDRAM已能達到DDR2-1200，但必須在高電壓下運作，以維持其穩定性。
历史
2003年第二季度，DDR2推出了两种频率的内存：其内部时钟频率分别为200MHz（对应PC2-3200）和266MHZ（PC2-4200）。它们在延迟方面的表现不如原来的DDR内存，使得总访问时间更长。然而，原来的DDR技术时钟频率可超出200MHz（400MT/s）。更高性能的DDR芯片虽存在，但是JEDEC已表示他们不会将其标准化。
2004年底由于模块到达更低的延迟变成现实，DDR2相比更早的DDR标准变得具有竞争力。[2]
向后兼容
DDR2 DIMMs没有被设计成与DDR DIMMs向后兼容。DDR2 DIMMs的凹口位置与DDR DIMMs是不同的，并且用于台式机的内存针脚数DDR2高于DDR DIMMs。DDR2有240针，DDR有184针。用于笔记本电脑的有200针的DDR和DDR2，但是DDR凹口的位置与DDR2有微小的不同。
高性能的DDR2 DIMMs与低性能的DDR2 DIMMs是兼容的；但是，混用高性能的内存只能以低性能内存的频率工作。在系统中，更高性能的总线与低性能的DDR2内存结合，则最终性能由低性能的内存决定；然而在许多系统中这种性能损失可以通过设置内存计时以致更低的延时来减缓。
参考资料
- JEDEC JESD 208 页面存档备份，存于 (section 5, tables 15 and 16)
- Ilya Gavrichenkov. . X-bit Laboratories. [2011-04-13]. （原始内容存档于2006-11-21）.
延伸阅读
- JEDEC standard: DDR2 SDRAM Specification页面存档备份，存于 (JESD79-2F, November 2009)
- JEDEC standard: DDR2-1066页面存档备份，存于
- (PDF). JEDEC Solid State Technology Association. 2008-10 [2008-12-26]. （原始内容存档 (PDF)于2019-09-24）.
- Razak Mohammed Ali. (PDF). Electronic Engineering Times. [2011-04-12]. （原始内容 (PDF)存档于2007-09-26）.