Intel Larrabee

與當時以及現時一般的圖形處理器不同，一般的圖形處理器是採用流式處理器作為核心運算單元/渲染器。而Larrabee採用x86架構的，稱為「IA」的處理核心，概念上就是傳統CPU核心，這些處理單元就是傳統意義上的著色器或核心運算單元，不過就單個運算單元而言，一個「IA」核心的資料吞吐量要比單個流式處理器/算術邏輯單元要高得多。就單個核心而言，對比當下的CPU核心，「IA」核心也只是微核心。[5]

奔騰P54C核心的架構圖

事實上，每個「IA」核心基於舊有的首代奔騰P54C核心改造而來，而非當時最新的Nehalem架構處理器核心，英特爾認為，當年僅具有五級流水線且僅能依序執行的奔騰P54C核心，相比擁有14級管線的擁有複雜的亂序執行結構的Nehalem，更有圖形化改造潛力，而且奔騰核心即使經過改造使核心規模擴增，透過晶片製程工藝的發展改進，多x86核心更易於達成。[6]預計將採用45奈米甚至是32或22奈米。[7]2008年8月，英特爾稱Larrabee晶片內的核心數量上可以隨意增加或減少，以8的倍數改變，而且效能在8至48核心數量範圍內基本上成線性關係，英特爾官方報稱浮點性能可達到TeraFLOPS級別。[4]所有的「IA」核心，運作頻率會是2.0GHz。Intel聲稱，這個時脈下32個「IA」核心時的顯示核心運算效能可以達到2TeraFLOPS。[8]處理器仍採用順序而非亂序執行架構。[9]整個「IA」核心內部是多指令流多資料流（MIMD）形式佈局，兩個整數算術邏輯單元使用各自的指令發射端，而16個ALU的浮點單元則以單指令流多資料流（SIMD）的形式共用一個指令發射端。[10]

英特爾公佈的「IA」核心架構圖

英特爾在舊有的奔騰P54C核心上，新增執行緒分派單元、二級快取、矢量運算單元及其暫存器、超執行緒等、刪減前段匯流排（FSB）改以環形匯流排節點替代。即使是既有單元，也作了大量的修改變更。因此Larrabee並非單純是奔騰P54C改進。[11]

新增512位元SIMD矢量單元，由16個/寬幅，32位元的矢量ALU組成，共用一個指令發射端，相當於現在CPU核心內部的浮點運算單元，但對比當時的Core 2 DUO僅有的8寬幅的32位元浮點運算單元每核心每時鐘週期僅能進行8次單精度浮點運算，各「IA」核心每時鐘週期能進行16次單精度（32位元）浮點運算。若以Larrabee擁有10個核心去計算，每個周期一共可以支援160個單精度矢量運算；Core 2 Duo雙核心處理器只可以支援16個。[5]所以，Larrabee的浮点运算性能比傳統的處理器強。核心亦支援一套新的矢量指令集，用作矢量記憶體、整数和浮点計算。浮点运算方面，支援IEEE標準的單雙精度。[12][11]

與NVIDIA的GeForce 8相似，每一個矢量運算單元在一個周期中，只會運算一個顏色數據，務求提升單元的使用率。不過，在數據流通方面，一切都是以代碼形式出現。而傳統的顯示核心，一般都會使用專門的逻辑單元，去管理資料流通。[13]

但在標量/整數數據中，主流處理器始終較有優勢。Core 2 Duo是單核每周期處理四個，Larrabee只是單核兩個。二級緩衝記憶體方面，每一個核心將會擁有256KB。Larrabee並非是單純建基於舊的Pentium核心，指令解碼除了奔騰原有的指令以外，新增Larrabee專用純量指令以及新的x86指令，純量運算單元也加入對新指令的支援，在每一個純量單元中，由兩個負責純量運算的算術邏輯單元組成，組成一個主要和辅助指令執行管线，擁有各自對應的指令發射端。一個可以處理x86或新引入的Larrabee標量指令集，一個用來處理簡單的ALU計算或者x86指令集的子集命令。[11]

Larrabee還會有特殊的超執行緒特性，支援單核執行四條執行緒。為支援單核四路超執行緒技術，矢量和標量單元各自擁有4組暫存器。[11]

原有的一級資料和指令快取均由8KB擴增至32KB，其位寬也擴增至512位元；二級快取容量為256KB，每核心獨占；記憶體寻址能力亦達到64位元，與現代的處理器相若。[11]

英特爾曾經聘請了專注光线跟踪的研究員，預計Larrabee顯示核心可以支援相關技術。[14] 在DirectX和OpenGL中，仍然會使用栅格化渲染，但將以軟體實現。[15]而且，這種以軟體方式實現的光線追踪、光柵化等作業將簡化程式碼。[16]

不過傳統的紋理/材質的採樣、解壓縮、混合等作業仍由固定功能的紋理材質單元處理。但紋理/材質等快取則是以x86資料的形式暫存於IA核心內的二級快取上，須進入「IA」核心存取，因此，紋理單元亦具有虛擬位址轉換特性來存取這些資料。[11][17][11]

Larrabee可以同時支援DirectX和OpenGL。由於是通用核心，亦可以支援物理加速[18]。圖形API方面，它支援主流的 DirectX和OpenGL，而Intel亦會推出自家的標準。目的是充分發揮多x86核心的性能。[19][20]

消除混疊技術方面，除了傳統的MSAA等抗鋸齒技術，還會實作利用CPU進行的形態過濾抗鋸齒（MLAA）。MLAA是一種後期抗鋸齒技術，雖然由英特爾最先提出，但最先實作此技術的是AMD，AMD在發布Radeon HD 6000系列顯示核心時率先引入，後來Radeon HD 5000也予以支援。[21]

支援x86指令集、新增Larrabee指令集，使得普通的程式語言也能方便調用GPU以實現GPU加速，非常明確的GPGPU的設計方向。不同於對手輝達和超微需要專門的應用程式介面，而且還需要額外的學習過程方能方便使用。[19]

針對影像方面，Larrabee顯示核心內有專門的影像處理單元。[22]

Larrabee顯示核心內部使用環形匯流排，與ATI的Radeon R600相似，但每個方向是512位元（雙向1024位元），而顯示記憶體與其控制器的連接仍採用CrossBar的形式，而Radeon R600是顯示記憶體和其控制器之間使用單向256位元（雙向512位元）的環形匯流排。[23] 各「IA」核心、顯示記憶體控制器、圖形引擎、PCI-E介面等亦使用此总线互相通讯。系統介面為PCI-E 2.0/2.1 x16。記憶體將使用GDDR5顯示記憶體，但也會相容GDDR3、GDDR4。[19][24][25]Larrabee核心內部還會實現虛擬記憶體共享，可以使CPU存取顯示記憶體中的資料，而GPU也可存取主記憶體中的資料。[17]

Larrabee面世時的產品並沒有配備任何節能技術，原來英特爾x86 CPU上常見的C1E/EIST等節電技術並沒有移植到「IA」核心上。英特爾聲稱第二代的Larrabee顯示核心將會加入一些節電技術。[26]

其後英特爾還首度承認MIC專案其實就是Larrabee專案的後續完善版本。[45]

在Larrabee專案取消以前，除了Larrabee外，英特尔还有若干个其他类似的Many-Core项目，例如POD[46]。Intel曾經推出過「Knights Ferry」，當時被認為屬於Larrabee的產品線。不過，它被用來面向軟體開發人員。目的是讓他們充分了解Intel的多核心架構。「Knights Ferry」的核心頻率是1.2GHz，擁有32個x86核心。支援特別的超執行緒技術，單一核心能模擬成四個核心。

Larrabee顯示卡計劃被取消後，同樣是在2010年，英特爾MIC多處理器架構（「眾核」架構）隨即發布，更將此前的「Knights Ferry」專案也收歸其中，儘管該架構亦沿用Larrabee專案的諸多設計元素（甚至連圖形處理的電路單元也一併保留[47]），但不再作為圖形處理器使用，而是以實作高效能運算相關的多處理器協同運算為目的，在晶片上整合遠比現行x86處理器要多得多的x86處理器核心。該新專案的首款工程樣卡即是原有的「Knights Ferry」，仍採用45奈米製程；而實際正式發售的產品是使用22奈米製程製造，開發代號「Knights Corner」，擁有50個x86核心，已於2012年8月推出的Xeon Phi協處理器（運算加速卡），面向高效能運算市場，為主處理器提供運算加速。[45]而2014年，英特爾公佈第二代Xeon Phi，核心代號「Knight Landing」，採用不同於上一代的、基於Silvermont微架構的處理器單元設計，但仍然有AVX-512等上一代Xeon Phi採用的「Knights Corner」核心的特性，採用14奈米工藝製造，並且不再保留用於圖形運算的電路單元，[47]在2015年3月正式對外展示了相關硬體以及其演示。[48]