5纳米制程

5纳米制程是半导体制造制程的一个水準。在半导体器件制造中，《國際器件和系統路線圖》將5納米工藝定義為繼7納米之後MOSFET技術節點。商用5納米製程基於具有FinFET（鰭式場效應晶體管）的多閘極電晶體（MuGFET）技術。還有已經證明的5納米GAAFET（環繞柵場效應晶體管）技術，但尚未商業化。2020年初，三星電子和台積電已經開始5納米製程的有限風險試產，並計劃在2020年底開始批量生產[1][2]。2020年9月15日，由台積電製造的Apple A14 Bionic成為首個公開發表的5纳米制程晶片[3]。

10 µm– 1971年
6 µm– 1974年
3 µm– 1977年
1.5 µm– 1982年
1 µm– 1985年
800 nm– 1989年
600 nm– 1994年
350 nm– 1995年
250 nm– 1997年
180 nm– 1999年
130 nm– 2001年
90 nm– 2004年
65 nm– 2006年
45 nm– 2008年
32 nm– 2010年
22 nm– 2012年
14 nm– 2014年
10 nm– 2017年
7 nm– 2018年
5 nm– 2020年
3 nm– ~2022年
2 nm– ~2024年
晶體管數量

歷史

英特尔最早在2009年蓝图规划於2020年推出此制程，[4]而後2019年的藍圖中更新為2023年推出。[5]

全球最大晶圓代工廠台積電（TSMC）和三星電子皆宣布5納米製程將於2020年進入量產期，並將首先用於生產智能手機晶片。[6][7]2020第一季台積電搶先投產，首款產品為蘋果A14，並將後續優化的製程命名為4奈米，預計2023年量產。[8]

5納米的後繼製程計劃是3納米。[9]

以5纳米制程生產的晶片

参考文献
  1. Shilov, Anton. . www.anandtech.com. October 23, 2019 [December 1, 2019]. （原始内容存档于2020-06-11）.
  2. Shilov, Anton. . www.anandtech.com. July 31, 2019 [December 1, 2019]. （原始内容存档于2020-05-09）.
  3. . Apple.com. 2020-09-15 [2020-09-21]. （原始内容存档于2020-09-20）.
  4. . 滄者極限. [2019-12-12]. （原始内容存档于2019-12-12） （中文（台灣）‎）.
  5. . Xbit. 2009-08-22 [2016-11-23]. （原始内容存档于2011-05-28）.
  6. . 2016-07-15 [2016-11-26]. （原始内容存档于2016-11-26） （中文）.
  7. . TechNews 科技新報. [2019-04-25]. （原始内容存档于2019-04-25） （中文（台灣）‎）.
  8. . 滄者極限. [2020-06-10]. （原始内容存档于2020-06-10） （中文（台灣）‎）.
  9. [Intel touts steady rise of 32nm processors]. PC Watch. 2009-08-21 [2016-11-23]. （原始内容存档于2017-10-03） （日语）.

外部链接

5 nm 光刻制程页面存档备份，存于

先前
7纳米制程		 半导体器件制造制程 其後
3納米制程
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.